四公開特許公報(A)

昭61-18148

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)1月27日

H 01 L 21/76 21/20 M-7131-5F 7739-5F

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 半導体装置の製造方法

②特 願 昭59-137169

22出 願 昭59(1984)7月4日

砂発明者 野

野 尻

一男

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

東京都千代田区神田駿河台4丁目6番地

0代 理 人 弁理士 高橋 明夫

外1名

明報書

発明の名称 半導体装置の製造方法 特許額求の範囲

- 1. 半導体基板の主面上に絶縁酸とその上に耐磨 純性膜を形成する工程と、これら耐磨・性膜を 微膜とを所定パターンに形成し前配半導体基板の 主面を部分的に露出させる工程と、この露出と た主面上に新たな単結晶半導体層を前記計算を を開上に受り出すように完分な厚さに形成する に関リ出すように完分な厚さに形成する を設立し絶縁である。 性膜ないし絶縁である。 で現れることを特徴とする半導体 を関して が被置の 数と、この 製造力法。
- 平坦化研磨の後に耐磨耗性膜を除去してなる 特許請求の範囲第1項記載の半導体装置の製造方
- 3. シリコン半導体基板の主面上に絶縁膜として SiO2 膜を形成し、耐磨耗性膜としてSic N4 膜を 形成し、露出された基板には単結品シリコン層を エピタキシャル成長によって形成してなる特許請

求の範囲第 1 項又は第 2 項記載の半導体装置の製造方法。

発明の詳細な説明

(技術分野)

本発明はIC。LSI等の半導体装置の製造方法に関し、特に素子の高密度化を図ると共にその信頼性の向上を図り得る素子間分離構造の形成を可能とした製造方法に関するものである。

(背景技術)

一般にIC,LSI等の半導体装置においては、チップ内の回路を構成する多数の楽子は夫々電気的に絶縁分離される必要がある。現在LSIの製造工程で一般に行なわれている楽子間分離法はLOCOS(シリコン選択酸化)法と呼ばれるものでSiaNa膜(シリコンナイトライド膜)をマスクとしてシリコン基板の表面を選択酸化し、この酸化膜を分離領域とするものである。

ところが、この方法では酸化時の熱応力からシ リコン基板の欠陥発生を防止するため前記 Sia Na 膜の下側にパッドSiOa と呼ばれる熱酸化 腹を設けなければならず、これがため酸化時にパッド5i0g 膜を通して酸率がシリコン基板に侵入し、検方向の酸化が進行して所謂パーズピークが形成される現象が起こる。そして、このパーズピークによって来予聞分離領域の模寸法が増大し、 ポ子領域の有効面積が減少して集積密度の向上が 阻害される結果となっている。

このLOCOS法に対する素子間分離技術として、1982年発行のIEDM(International Blactron Devices Meeting)Technical Digest 第241頁にシリコンの選択エピタキシャル技術を用いた方法で提案されている。この方法は、第1回に示すように、シリコン基板1の表面に形成した厚さ1~2μmの熱酸化SiO2 膜2をフォトエッチングして素子領域となるべき部分を開口は、モッチングして素子領域となるべき部分を開口は、その上で関口されたシリコン基板1の表面に単結品シリコン層3をエピタキシャル成長させる方法である。こうして形成せしめた単結品シリコン層3を素子領域として、前記SiO2 膜を2を素子間分離領域として使用する。

一層顕著になる。本発明者の検討によればエピタキャル層の結晶性を向上するためにエピタキャル成長速度を遅くすればするほどファセットは大きくなる傾向にあった。このように、ファセットの発生は結晶学的に避けられないものである。

また、前記通択エピタキシャル技術ではシリコの 以前に通択エピタキャル層の厚さの はらつきが大きく、たとえば直径76mのウェーハを用いた場合、ウェーハ内のエピタキシャル層の厚さの均一性は±5~10%である。したがって同図のようにウェーハ内の場所によってエピタキシャル層(単結品シリコン層)3がSiO22よりも上に突出し近いはこれよりも下になるのでも上に突出し近いはこれよりも下になるがまた。向一のウェーハ内での平坦度が著しくはなった。前述のように信頼性の低下を生じることになる。

〔発明の目的〕

本発明の目的は病子間分離領域の微細化と平坦性を向上し、これにより楽子の美稜度と信頼性を向上することのできる半導体装置の製造方法を提

この技術によれば、LOCOS法におけるよう なパースピークの発生が全くないため、崇子間分 離倒城の微緒化を図り、 素子の集積度を向上でき る。しかしながらこの技術では、同図のようにエ ピタキシャル成長された単結晶シリコン層3の上 部側面にSiO2膜2と所要の角度をなす傾斜面、 所謂ファセット4が発生し易く、このファセット 4 が形成されると単結品シリコン暦 3 と SiOa 膜 2の境界部にV字型の牌が形成され平坦度が着し く損なわれる。そして、V字排の存在により、以 後の工程でゲード電極のパターニングの後もゲー ト材料がエッチングされずに携中に残り、ゲート 間がショートする等の信頼性を低下させる問題が 生じることになる。因みに、シリコン基板として (100) 面結晶を用いた場合前記ファセットは (311) 或いは (111) 面であり、それはこ れらの面の成長速度が遅いためであると考えられ ている。はた、系にHCLを用いる選択工ピタキ ャル成長技術においてはHCLによるシリコンの 異方的なエッチング効果も加わってファセットは

供することにある。

本発明の他の目的は平坦標準を半部体ウェーハ の全面にわたって得ることのできる製造方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明報書の記述および部付図面からあき らかになるであろう。

〔発明の概要〕

本版において関示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、半導体基板の主面上に絶縁膜と耐磨 耗性膜を形成した後これをパターニングし、その 関口部に新たに単結晶層を充分厚く形成しかつこ れを前記絶縁膜表面と一致するまで研磨して平坦 化することにより、森子間分離領域を微細化して 満子の樂程度を向上すると共に、森子領域と衆 間分離領域の上面を一致させてその平坦化を違成 することができ、これにより信頼性の向上を図る こともできる。

(寒焼例)

第2図は本発明をNチャネルMOSOLSIに 適用した実施例を示し、特に素子間分離構造の製 造プロセスを中心に示すものである。

先ず、第2図(A)のようにP型のシリコン
(半導体) 拡板 1 1 を熱酸化して主面に 1 ~ 2
μ m 厚の SiO2 関 1 2 を形成し、その上に C V D
(Chemical Vapor Deposition) 法により Sio No
1 3 を形成する。この Sio No 膜 1 3 は後述する
ように研磨時のストッパ層として作用するもので
あり、ストッパとしての機能を摂わない範囲でで
きるだけ薄く形成し、例えば 5 0 0 ~ 1 0 0 0 A
程度とする。

次に、阿図(B)のようにフォトレジスト膜 14をパターニングし、これをマスクとして前記 Sia Na 膜 13とSiO2 膜 12をパターンエッチン グする。このとき、SiO2 膜 12は垂直にエッチ ングされることが好ましく、このためRIE(反 広性イオンエッチング)法等の異方性の強いエッ チング法を使用する。これにより、残された

方法が利用でき、即ち回転される研磨市にウェーハを押しつければよい。研磨材としては通常KOHのようなアルカリ性溶液にSiO2の散粉末を掲ぜたスラリーを用いる。このとき、単結晶シリコン層15とSiO2膜12aがシリコン層15の研磨に対するストッパとして作用できるが、SiO2 膜12a上に形成したSio Na 膜13aに対するシリコン層15の研磨比は50:1であり、SiO2 膜12a 単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。

次に、同図(E)のようにシリコン暦 1 5 の表面を軽く酸化して厚さ200~300 A 程度の稼い SiO2 関 1 6 を形成し、続いて熱りん酸等を用いて Sia Na 膜 1 3 a を同図(P)のようにエッチング除去する。このとき、シリコン暦 1 5 は SiOs 膜 1 6 によって被われているためエッチング 被がシリコン暦 1 5 の表面を習すのを防止できる。そして、その後にSiO2 膜 1 6 を除去すれば、

SiO₂ 膜 1 2 a は 楽子間 分離領域として形成されることになる。

次に、フォトレジスト膜14を除去した後に间図(C)に示すようにシリコン基板11の酸出している部分のみに選択的にP型の単結晶シリコン 関15をエピタキシャル成長させる。この選択エピタキシャル成長は反応ガスとしてSiHュ C 4 2 ー HC 4 ー H2 系を用い、ジボラン(B 2 Hc)等の不純他ソースガスを使用する。そして、単結晶シリコン 層15は前記SiO2 膜12a よりも充分に厚く、すなわちSiO2 膜12a の上に張り出すように形成する。これにより、ファセット(V型の薄)の発生を未然に防止することができる。

しかる上で、同図(D)のようにシリコン基板i 1の表面を研磨し、SiO。 膜 12 a 上に張り出た単結品シリコン層 15を研磨する。この研磨は単結品シリコン層 15の表面がSiO。 膜 12 a の 表面と一致するまで、正確にはSia Na 膜 13 a の表面と一致するまで行なう。研磨法には通常のシリコンウェーハの集面仕上げに用いられている

国図 (G) のようにSiO₂ 膜 1 2 a を 楽子間分離 領域とし、シリコン層を 楽子領域とした構造が完成される。

なお、第3図は以上のようにして形成されたウェーハの架子領域に通常プロセスに従ってゲート 絶歓膜17,ゲート電極18,ソース・ドレイン 領域18からなるNチャネルMOSトランジスタ を形成したものである。

この方法によれば、親子間分離領域としてのSiO2 膜12 aにパーズピークが発生することがないため、この分離領域の微能化を図ることができ、素子の高条領化に有効となる。また、崇子領域としての単結晶シリコン 月15 は分離領域のSiO2 膜12 aよりも充分に厚くエピタキシャル成長させかつこれを研磨しているので、ファウェがは、(V 澪) が形成されることはなく、かつラのがといてもいても全てこれを平坦に形成することではないても全てこれを平坦に形成することでは、後工程における種々の不具合を防止して信頼性の向上を連成できる。

特開昭 61- 18148(4)

[効果]

(1) 半導体基板の主面上に絶縁膜と耐磨耗性膜を形成した後これをパターニングし、その関ロ部に新たに単結晶層を充分厚く形成しかつこれを前配絶縁膜表面と一致するまで研磨して平坦化しているので、滑子間分離領域の微細化は容易であり、 選子の高集積化が達成できる。

(2) 同様に単結品層を充分厚く形成してからこれを研磨しているので、ファセットを防止でき、かつウェーハ内各部における単結晶層の厚さのばらつきを解消でき、これによりウェーハ全体にわたって平坦化を実現し、信頼性の向上に有効となる。

(3) 絶縁膜の上に耐磨耗性膜を形成しているので、単結品層の研磨に際して耐磨耗性膜がストッパとして作用することになり、これにより平坦化のための研磨作業を容易にすると共に、平坦精度を向上することができる。

以上本発明者によってなされた発明を実施例に もとづき具体的に説明したが、本発明は上記実施 例に限定されるものではなく、その要旨を逸説しない範囲で種々変更可能であることはいうまでもない。

たとえば、素子間分離領域としてのSiOa 膜は必ずしも熱酸化膜である必要はなくCVD法、プラズマCVD法、スパッタ法等で形成してもよい。また、これらの方法で形成した膜と熱酸化膜との重ね膜でもよい。更にはSiOa 以外の膜でもよい。

また、耐磨耗性酸は必ずしもSia N4 限である必要はなく、硬度の高い耐磨耗性の酸であれば Tea Om のような酸でもよい。なお、前例では耐磨耗性腹を除去しているが、素子特性に悪影響を及ばさない材料であればこれをそのまま表しておいてもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるNチャネルMOSLSIに適用した場合について説明したが、それに限定されるものではなく、PチャネルMOSLSI、更には

バイポーラしSI等にも適用できる。

・図面の簡単な説明 ・


第1回は従来方法の不具合を説明するための断 面図。


第2図(A)~(G)は本発明方法を説明する ための工程斯面図。

第3回はNチャネルMOSトランジスタに適用 した状態を示す斯面図である。

11…シリコン基板(半導体基板)、12, 12 a … SiO a 膜(絶縁膜、素子間分離領域)、 13,13 a … Sia Na 膜(耐磨耗性膜)、15 … 単結晶シリコン層、16 … SiO a 膜、17 … ゲート絶数膜、18 … ゲート電極、19 … ジース、ドレイン領域。

代理人 弁理士 高橋 明夫





特開昭61- 18148(5)

